Пермяков Валерий
Инженер по верификации FPGA - НПП ЦРТС
Санкт-Петербург, Россия
Посещал конференции (1)
Доклады (1)
  • 23.07.2014
    Функциональная верификация HDL-кода

    В докладе рассматриваются принципы, применяемые в верификации функционального описания цифровых схем. Функциональное описание представляется в виде кода на специализированном языке программирования (HDL). Дается краткое введение в разработку и верификацию цифровых схем. Поясняется разница между тестированием и функциональной верификацией в области разработки аппаратуры. Рассматриваются основные принципы верификации HDL-кода, представляющего функциональное описание цифровой схемы. Поясняются области применения различных подходов, а также особенности, возникающие при внедрении тех или иных методик.

    • Среднe
    • 40 мин
    • SQA Days / 16
Для того чтобы оставить комментарий необходимо

или
Напишите нам, мы онлайн!